亚洲狠狠久久综合一区观看-亚洲欧美一区二区三区午夜寻欢-国产午夜精品一区二区三区四区-欧洲激情国产一区二区在线观看

　　Ultra37000?系列CMOS cpld提供一系列高密度可編程邏輯解決方案，具有無與倫比的系統(tǒng)性能。Ultra37000系列旨在為高密度cpld帶來22V10的靈活性、易用性和性能。該體系結(jié)構(gòu)基于由可編程互連矩陣(PIM)連接的許多邏輯塊。每個邏輯塊都有自己的產(chǎn)品項(xiàng)數(shù)組、產(chǎn)品項(xiàng)分配器和16個宏單元格。PIM將來自邏輯塊輸出和所有輸入引腳的信號分配到邏輯塊輸入。

　　所有的Ultra37000設(shè)備都是電擦除和系統(tǒng)內(nèi)可編程(ISR)的，這簡化了設(shè)計(jì)和制造流程，從而降低了成本。ISR功能提供了重新配置設(shè)備的能力，而無需更改設(shè)計(jì)導(dǎo)致引腳或時序更改。Cypress ISR功能是通過jtag兼容的串行接口實(shí)現(xiàn)的。數(shù)據(jù)分別通過TDI和TDO引腳輸入和輸出。由于Ultra37000器件優(yōu)越的可路由性和簡單的時序模型，ISR允許用戶改變現(xiàn)有的邏輯設(shè)計(jì)，同時固定引腳分配并保持系統(tǒng)性能。

　　整個系列具有用于ISR和邊界掃描的JTAG，并且與PCI本地總線規(guī)范兼容，滿足電氣和時序要求。Ultra37000系列在所有I/ o上都具有用戶可編程總線保持功能。

　　Ultra37000 5V設(shè)備

　　Ultra37000采用5V電源供電，支持5V或3.3V的I/O電平。VCCO連接提供了連接到5V或3.3V總線的能力。通過將VCCO引腳連接到5V，用戶可以確保輸出上的5V TTL電平。如果VCCO連接到3.3V，則輸出電平滿足3.3V JEDEC標(biāo)準(zhǔn)CMOS電平，并且允許5V。這些設(shè)備需要5V ISR編程。

　　Ultra37000V 3.3V設(shè)備

　　使用3.3V電源的設(shè)備在所有VCCO引腳上都需要3.3V，從而降低了設(shè)備的功耗。這些器件支持3.3V JEDEC標(biāo)準(zhǔn)CMOS輸出電平，并具有5v容忍度。這些設(shè)備允許3.3V ISR編程。

特性：

■系統(tǒng)內(nèi)可編程(ISR) CMOS cpld

?JTAG接口可重構(gòu)性

?設(shè)計(jì)變更不會引起引腳變更

?設(shè)計(jì)變更不會引起時序變更

■高密度

?檢測32到512個宏細(xì)胞

?到264 I/O引腳

?檢測5個專用輸入，包括4個時鐘引腳

■簡單的時序模型

?無扇出延遲

?無擴(kuò)展器延遲

?無專用vs. I/O引腳延遲

?通過PIM無額外延遲

?使用完整16個產(chǎn)品條款不受處罰

?轉(zhuǎn)向或共享產(chǎn)品條款無延遲

■3.3V和5V版本

■PCI兼容[1]

■所有I/ o上的可編程總線保持能力

■智能產(chǎn)品期限分配器提供

?到任何宏細(xì)胞的0到16個產(chǎn)品項(xiàng)

?產(chǎn)品期限導(dǎo)向(Product term steering

?本地宏細(xì)胞之間的產(chǎn)品術(shù)語共享

■靈活的時鐘

?每個設(shè)備4個同步時鐘

?產(chǎn)品期限時鐘

?每個邏輯塊的時鐘極性控制

■在所有密度下提供一致的封裝和輸出

?簡化設(shè)計(jì)遷移

?檢測3.3V和5V器件的相同引腳輸出

■包裝

?檢測PLCC、PQFP、TQFP和細(xì)間距BGA封裝中的44至256個引腳

?無鉛封裝可用

產(chǎn)品技術(shù)規(guī)格：